"追求技術(shù)進(jìn)步、服務(wù)科教興國(guó)、支持教育事業(yè)"
FPGA教學(xué)開發(fā)創(chuàng)新平臺(tái)
一、系統(tǒng)概述：
FPGA教學(xué)開發(fā)創(chuàng)新平臺(tái)是適合新工科專業(yè)進(jìn)行EDA課程教學(xué)實(shí)驗(yàn)以及課程設(shè)計(jì)的必備工具。系統(tǒng)由CPU核心子板、平臺(tái)模塊母板、擴(kuò)展接口子板等幾部分組成。實(shí)驗(yàn)內(nèi)容豐富生動(dòng)形象，能夠大大的激發(fā)學(xué)生的興趣，使學(xué)生老師在教學(xué)的過(guò)程中能夠寓教于樂，同時(shí)在學(xué)習(xí)EDA的同時(shí)可以加強(qiáng)對(duì)控制、通信、單片機(jī)等課程進(jìn)行加深，讓學(xué)生學(xué)有所得。
二、結(jié)構(gòu)特點(diǎn)：
CPU核心子板主芯片采用用ALTERA CycloneIV系列中的EP4CE6用戶可更換其它核心子板；
模塊化設(shè)計(jì)，每個(gè)模塊相對(duì)獨(dú)立，做實(shí)驗(yàn)時(shí)將模塊與核心板連接起來(lái)即可；
CPU核心子板板載USB-BLASTER下載調(diào)試器，只需一根USB連接線即可完成程序的加載、調(diào)試與固化，同時(shí)方便實(shí)驗(yàn)室管理；
CPU核心子板自帶SDRAM與FLASH，可用于NIOSII、IP CORE設(shè)計(jì)驗(yàn)計(jì)；
豐富的實(shí)驗(yàn)?zāi)K，在數(shù)字電路的基礎(chǔ)上增加了控制類、接口類、通信類的實(shí)驗(yàn)?zāi)K；
二個(gè)時(shí)鐘源，四路輸出，每路相對(duì)獨(dú)立， 24MHZ-1HZ的頻率能滿足用戶要求；
核心板FPGA芯片I/O管腳完全開放，用戶可以任意定義；
豐富的樣板實(shí)驗(yàn)程序，在常規(guī)的EDA實(shí)驗(yàn)基礎(chǔ)上增加了交通燈、電梯、步進(jìn)電機(jī)、直流電機(jī)、PS2、VGA、音樂、鍵盤等實(shí)驗(yàn)，實(shí)驗(yàn)內(nèi)容形象生動(dòng)；
QUARTUS11.0開發(fā)軟件，支持多種語(yǔ)言輸入，自帶LICENSE；
詳細(xì)的操作手冊(cè)，含軟、硬件的使用說(shuō)明，各模塊的功能說(shuō)明。
核心板規(guī)格說(shuō)明：
FPGA核心板主芯片采用ALTERA CycloneIV系列中的EP4CE6E22C8N
FPGA內(nèi)門電路高達(dá)12萬(wàn)門，內(nèi)部使用RAM作電路結(jié)構(gòu)，速度高達(dá)幾百MHZ，且可任意規(guī)劃更改電路，是一個(gè)可隨心所欲的設(shè)計(jì)芯片。
板載USB-Blaster下載調(diào)試器，用戶只需一根USB連接線即可完成程序的加載、固化、調(diào)試。
8M-Byte SDRAM
4M-Bits EPCS4
50M系統(tǒng)時(shí)鐘
JTAG編程調(diào)試接口
7個(gè)HR-EXT標(biāo)準(zhǔn)擴(kuò)展接口
四路時(shí)鐘輸入接口
1個(gè)復(fù)位按鍵
5V/DC電源輸入接口
平臺(tái)母板規(guī)格說(shuō)明：
8位撥動(dòng)開關(guān)輸入模塊
8位按鍵開關(guān)輸入模塊
4*4矩陣鍵盤輸入模塊
8位LED顯示模塊
8位動(dòng)態(tài)掃描的數(shù)碼管顯示模塊
16*16點(diǎn)陣顯示模塊
1602字符液晶顯示模塊
12864圖形點(diǎn)陣LCD顯示模塊
高速8位并行AD轉(zhuǎn)換模塊
2路高速8位并行DA轉(zhuǎn)換模塊
頻率、幅度均可調(diào)的正弦波、三角波、方波模擬量輸出模塊
蜂鳴器、喇叭輸入接口模塊
1個(gè)四向模擬交通燈控制模塊
1個(gè)四相步進(jìn)電機(jī)控制模塊
1個(gè)速度可控、可測(cè)直流電機(jī)模塊
1個(gè)VGA接口
2個(gè)UART串行通信接口
2個(gè)PS2鼠標(biāo)、鍵接接口模塊
三、實(shí)驗(yàn)項(xiàng)目：
EDA設(shè)計(jì)示例
基于QUARTUSII圖形輸入電路的設(shè)計(jì)
基于VHDL格雷碼編碼器的設(shè)計(jì)
含異步清零和同步使能的加法計(jì)數(shù)器
八位七段數(shù)碼管動(dòng)態(tài)顯示電路的設(shè)計(jì)
數(shù)控分頻器的設(shè)計(jì)
圖形和VHDL混合輸入的電路設(shè)計(jì)
基本觸發(fā)器的設(shè)計(jì)
可控脈沖發(fā)生器的設(shè)計(jì)
基于VHDL的搶答器的設(shè)計(jì)
基于VHDL的表決器的設(shè)計(jì)
正負(fù)脈寬調(diào)制信號(hào)發(fā)生器設(shè)計(jì)
矩陣鍵盤接口電路的設(shè)計(jì)
AUDIO電子音樂實(shí)驗(yàn)
直流電機(jī)的測(cè)速實(shí)驗(yàn)
步進(jìn)電機(jī)驅(qū)動(dòng)控制
交通燈控制電路實(shí)驗(yàn)
PS2接口鍵盤顯示實(shí)驗(yàn)
VGA彩條信號(hào)發(fā)生器的設(shè)計(jì)
數(shù)字頻率計(jì)的設(shè)計(jì)
多功能數(shù)字鐘的設(shè)計(jì)
電梯控制的設(shè)計(jì)
AD/DA轉(zhuǎn)換實(shí)驗(yàn)
NIOSII IP CORE設(shè)計(jì)示例
最小NUISII系統(tǒng)設(shè)計(jì)
設(shè)計(jì)一個(gè)帶SDRAM和FLASH的NIOSII系統(tǒng)
FLASH讀寫操作-流水燈的設(shè)計(jì)……
四、配套軟件
根據(jù)不同用戶要求可配套不同版本的軟件，隨機(jī)配套的軟件功能齊全，支持Verilog/VHDL硬件描述語(yǔ)言等多種設(shè)計(jì)輸入。軟件可運(yùn)行在及Windows XP/WIN7/WIN8/WIN10操作系統(tǒng)下。
設(shè)備名稱:FPGA教學(xué)開發(fā)創(chuàng)新平臺(tái)
型 號(hào):EDA-EP4CE6
主 芯 片EP4CE6
工作電壓:～220v±10%，50Hz±1Hz
尺寸（mm）410 x 260 x 80
重 量(kg)<4
附件清單
1.串口線× 1
2 .USB連接線× 1
3.Quartus、程序光盤× 2
4.實(shí)驗(yàn)指導(dǎo)書× 1
5.實(shí)驗(yàn)連接排線×8
上一篇：交流電路實(shí)驗(yàn)箱 下一篇：電工原理輔助實(shí)驗(yàn)箱(交流異步電機(jī)控制箱）
